Главная страница
Навигация по странице:

  • 7.5. Сдвигатель и устройство сравнения и хранения процессора С

  • 7.9. Процессоры с плавающей точкой фирмы

  • Сигнальные микропроцессоры и их применение в системах телекоммуникаций и электроники (В.С. Сперанский, 2008). Сигнальные микропроцессоры и их применение в системах телекоммун. УМссэ дгбо Jdjcov p f f f


    Скачать 14.91 Mb.
    НазваниеУМссэ дгбо Jdjcov p f f f
    АнкорСигнальные микропроцессоры и их применение в системах телекоммуникаций и электроники (В.С. Сперанский, 2008).pdf
    Дата24.03.2017
    Размер14.91 Mb.
    Формат файлаpdf
    Имя файлаСигнальные микропроцессоры и их применение в системах телекоммун.pdf
    ТипДокументы
    #4163
    КатегорияПромышленность. Энергетика
    страница7 из 12
    1   2   3   4   5   6   7   8   9   ...   12
    7.4. АЛУ и умножитель процессора С Назначение АЛУ заключается в выполнении арифметических и логических операций.
    85
    Сигнальные микропроцессоры Рис. 7.6. Процессор ОМАР Схема АЛУ представлена на рис. 7.7. Кроме блока АЛУ в его состав входят два аккумулятора Аи В с шинами Аи В. Данные поступают по шинам СВ и DB. Аккумуляторы загружаются через мультиплексор с выхода АЛУ или умножителя Мили через обратные связи. Загрузка аккумуляторов идет одновременно.
    OVM - переполнение АЛУ Биты состояния процессора
    OVA/OVB - переполнение аккумуляторов Биты состояния процессора
    ZA/ZB - нулевой результат Биты состояния процессора С - уменьшенная точность вычисления (округление) СВ Рис. 7.7. АЛУ процессора С
    86
    Глава 7. Цифровые процессоры фирмы Texas Instruments Т - выход регистра Т, S - выход сдвигателя.
    SXM — сигнал управления знаком. Если сигнал управления па- вен 0, то знак не меняется, если же 1, то меняется. Аккумуляторы разрядные содержат по 3 регистра каждый см. табл. 7.3). Таблица 7.3
    AG АН АР р р р
    BG
    ВН
    BP р р р Диапазон чисел, с которыми работает процессор от +32761 до
    -32762 (дробные) или 0 - 65000 (целые. Умножитель процессора С Назначение - выполнение операций MAC и умножения. Схема показана на рис. 7.8. Рис. 7.8. Умножитель процессора С
    87
    Сигнальные микропроцессоры Умножение выполняется за 1 инструкцию. Если FRST=1. ТО УМ Н П Ж Р НИ Р пппйнтлх чисел.
    '
    J
    Г
    FRST=0 - режим умножения целых беззнаковых чисел. Если OVM=l, то имеется переполнение и результат заменяется либо на максимальное положительное или на максимальное отрицательное, то операция не выполняется, и процесс вычислений останавливается.
    РВ - внутренняя шина команд Т - входной регистр А, В - выходы аккумуляторов Команда умножения-округления MACR - результат 16 бит берется из регистров АН или ВН аккумуляторов А или В, младшие разряды аккумуляторов отбрасываются.
    7.5. Сдвигатель и устройство сравнения и хранения процессора С
    Сдвигатель реализует логические и арифметические сдвиги в диапазоне - 1 6 добит. Загрузка сдвигателя происходит из шин данных или аккумуляторов Аи В. При логических сдвигах освобождаемые разряды заполняются нулями, а при арифметических единицами. Кроме этих сдвигов имеется одноразрядный циклический сдвиг через специальный бит С состояния процессора. Сдвиг производится водном из аккумуляторов. Схема сдвигателя процессора показана на рис. 7.9. На рисунке показаны А, В - выходы аккумуляторов, CSSU - выходы схемы выборки - хранения, ТС, SXM - биты слова состояния процессора. указатель выбора старших или младших разрядов 32 разрядного результата с выхода устройства запоминания разрядный операнд после сдвига по шине результата направляется в память данных. Величина сдвига определяется одной из трех команд Т-младшими разрядами Т регистра, ASM пятираз- рядным словом в регистре состояния процессора или Const- пятиразрядной константой, находящейся в команде. Т - значит, что берутся младшие разряды
    ASM - разрядный регистр состояния const - пятиразрядная постоянная содержится в команде.
    88
    Глава 7. Цифровые процессоры фирмы Texas Instruments Рис. 7.9. Сдвигатель процессора Результаты - сдвинутые операнды записываются в аккумулятор А или В.
    Q(n) - Q - целая часть - представления операндов, п - дробная часть
    Q=16-l-n - число целых разрядов. Блок сравнения выборок и хранения В данном блоке аппаратно выполняется основная операция декодирования по алгоритму Витерби, а именно сравнение двух чисел, представляющих собой вычисленные пути по решетке кода, и запоминание большего. Два числа из аккумуляторов Аи В сравниваются поразрядно в устройстве сравнения (компараторе, большие из них поступает в RG TRN. Схема устройства изображена на рис.
    7.10.
    ТС - бит состояния процессора. Больший из операндов записывается в регистр временного хранения TRN;
    ТС - бит слова состояния процессора CDB - выход сдвигателя;
    R - шина результата.
    89
    Сигнальные микропроцессоры Рис. 7.10. Устройство сравнения-запоминания процессора С Большее из чисел через схему выбора ст/мл половина поступает на шину результата ив память. Содержимое регистра TRN сдвигается на 1 разряд влево ив младший освободившийся разряд записывается или 1 в зависимости от выбора ст/мл половины. Этот же бит записывается в ТС.
    7.6. Адресация процессора СВ процессоре С применяются следующие виды адресации
    1. Непосредственная.
    2. Абсолютная.
    3. Аккумуляторная.
    4. Прямая.
    5. Косвенная с помощью адресных регистров.
    6. Адресация регистров, включенных в адресное пространство.
    7. Стековая.
    1. Непосредственная. Операнд непосредственно находится в команде.
    0 1
    0 4
    у
    V Код ком. 1 Код ком. 2 ОПЕРАНД 9
    90
    Глава 7. Цифровые процессоры фирмы Texas Instruments Пример. Загрузить число 80 в аккумулятор А
    LD#80h,A
    ADD#1, А - добавить 1 (единицу) аккумулятору 2 2. Абсолютная. В команде находится адрес операнда.
    SUB*(0123 h), А -из аккумулятора А вычитается число, находящееся по адресу 0123h.
    3. Аккумуляторная. Адрес находится в аккумуляторе, а операнд в памяти программ. Используется только в двух командах READ Аи А. Например А * (7651 h) содержимое из ячейки памяти данных операнда записывается в память программ по адресу, находящемуся в младших 16 разрядах аккумулятора А.
    4. Прямая. При этой адресации в команде находится 7 битный адрес операнда. Полный адрес (16) формируется с использованием 9 разрядного регистра DP (указатель активной страницы памяти, включенного в адресное пространство.
    DP Адрес операнда
    LD # 10h постоянная 10 загружается в память по адресу, указанному в DP.
    5. Косвенная. При косвенной адресации используется блок дополнительных регистров, состоящий из 8 регистров ARO-AR7, дополнительного АЛУ и регистра циклического буфера. Все регистры включены в адресное пространство и находятся на нулевой странице памяти. Полный 16 разрядный адрес находится водном из дополнительных регистров. Адрес (номер) регистра, адресующего операнд, указывается непосредственно в команде. Пример. STH А, * AR6 - содержимое старшей половины аккумулятора А записать в ячейку, адрес которой находится в дополнительном регистре AR6. Признак косвенной адресации в символе * в записи команды. В дополнительном АЛУ выполняются действия над содержимым данного дополнительного регистра декремент, инкремент, циклическая адресация, перестановка бит.
    91
    Сигнальные микропроцессоры
    6. Адресация регистров, включенных в адресное пространство.
    ПОГПЛТПТ I ITOVn ПГТТ'Г»П т то и т поп л мл т поит т р ПО*/»СТТ
    ,
    ТЛ О^ЛП Q _
    1-» VV/ ^/Vl I1V Ш llU/VV^/tl V/l 11U l l j j i v u u i l V i^UHXll^V ниш щение к ним происходит вне зависимости от содержимого регистра. Пример. LPM# 40h, SP - записать 40h в указатель стека SP.
    7. Стековая. Стековая адресация позволяет сохранить содержимое регистров при переходе к подпрограмме отработки прерываний и восстановления состояния регистров при возврате из прерываний. Имеется 4 команды стековой адресации
    PUSH - в стек
    POP - из стека
    PSHM, PSHD - запись регистра, включенного в адресное пространство, с предварительным уменьшением SP на 1;
    РОРМ, POPD - считывание из стека с последующим инкрементом. В устройство контроля программы входят
    1. Программный счетчик (PC).
    2. Регистры повторения команд (RC).
    3. Регистры повторения блока команд (BRC).
    4. Регистры начального адреса, повторяемого блока команд
    (RSA).
    5. Регистры конечного адреса повторяемого блока команд
    (REA).
    6. Регистры расширения программного счетчика (ХРС). Программный счетчик хранит адрес текущей исполняемой команды. После выполнения очередной команды содержимое счетчика увеличивается на 1. Имеется ряд команд, изменяющих последовательность выполнения команд. К ним относятся, в частности, команды вызова подпрограмм, возврата из подпрограммы, команды переходов, а также повтора команды RPT.
    7.7. Мультимедиа-видеопроцессор С Данный процессор содержит 4 ЦСП, работающих параллельно, и управляющий мастер-процессор, что обеспечивает высокую производительность и позволяет обрабатывать изображения и мультимедиа. Схема мультимедиа-видеопроцессора С показана на рис.
    92
    Глава 7. Цифровые процессоры фирмы Texas Instruments Рис. 7.11. Процессор СВ состав процессора входят
    32 битный RISC мастер-процессор с плавающей точкой. Четыре 32 битных параллельных DSP. Память данных SRAM 50 кбит.
    Видеоконтроллер VP для связи процессора с видеокамерой. Каждый DSP имеет два 32 разрядных порта данных - глобальный) и локальный (L), а также 64 разрядный порт инструкций (I).
    Мастер-процессор имеет 32 разрядный порт инструкций.
    ТАР-порт для проверки работоспособности процессора и отладки программ.
    ТС-контроллер передачи данных между внутренней и внешней памятью. Характеристики процессора Производительность П - 2000 MIPS. М = 32 разряда.
    Ft = 50 МГц ; tu = 0,02 мкс. Память К слов * 32 разряда + 1 * К слов * 32 разряда. Четыре памяти данных и одна команд. Технология КМОП 0,5 мкм. Адресное пространство равно 4x10 9
    байт. Шины обмена обеспечивают обмен с памятью р, р, р или р. За один цикл выполняются одновременно 5 инструкций и запись данных. На корпусе находится 4 млн. транзисторов и имеется выводов. Питание 3,3 В.
    93
    Сигнальные микропроцессоры Структура памяти DSP Параметрическая память Память данных 2 Память данных 1 Память данных О Память инструкций Параметрическая память хранит таблицу прерываний и программу обмена данными спортом ТС. Применение процессора видео-конференцная связь, формирование видеоизображений, обработка видеоизображения, мультимедиа, мерная и мерная графика, сжатие в реальном времени, система засекречивания информации, кабельное телевидение (сжатие картинки, передача документальных изображений. Вычислитель DSP показан ниже.
    L G IAP LAP GAP
    • LAP - local address port (локальный порт адресов
    • GAP - global address port (глобальный порт адресов
    • IAP - порт адресов инструкций. В устройство обработки данных входят регистры данных умножитель кольцевой сдвигатель; х входовое АЛУ генератор маскирования статусные регистры.
    94
    Глава 7. Цифровые процессоры фирмы Texas Instruments Адресные регистры включают в себя вычислители адресов (в них формируются адреса ячеек памяти. В устройстве управления программой имеются счетчик команд, счетчик циклов, контроллер памяти, устройство ветвления программ, декодер команд, икон- троллер прерываний. В Master processor входят следующие блоки файлы регистров кольцевой сдвигатель; генератор маски компаратор арифметическое и логическое устройства таймер устройство управления программой контролер памяти инструкций
    • 4 аккумулятора с ой точностью и с плавающей точкой умножитель с плавающей точкой вычислитель адресов контроллер КЭШ памяти интерфейс обмена данных, шинами.
    7.8. Процессоры платформы С А Платформа С обеспечивает максимальную производительность для реализации сложных алгоритмов ЦОС с предельными скоростями обработки, как с фиксированной, таки с плавающей точкой. Это достигается за счет параллельных вычислений ядро процессора содержит 8 вычислителей, работающих одновременно, и оптимальной архитектуры. Для этого формируется так называемая длинная команда
    8x32 разряда -Very Long Instruction Word. Характеристики процессора Производительность П = 1600-2400 MIPS, (С64х - до 8800 MIPS).
    Ft = 250 МГц - 1 ГГц tu = 1.. .4 не. Число разрядов 32.
    8 команд х 32 разряда (команда р. Технология КМОП 0,25 мкм.
    95
    Сигнальные микропроцессоры Глубина конвейера Рис. 7.12. Параллельно-конвейерная обработка Память Две памяти данных и программ по 512 К слов х р или память данных 1Мх32р. и память программ 2 Мх32р. Команда занимает р, данные представляются в виде р, р, р. Наряду с параллельными вычислениями производится конвейерная обработка. Глубина конвейера до 8 операций, как показано на рис. 7.12. Области применения Базовые станции сотовой связи, IP сети, Internet, DSL модели, мультимедийные системы и др, требующие высокой производительности. Схема процессора TMS320C6000 представлена на рис
    7.13. Архитектура процессора - модифицированная гарвардская. Отличие от других ЦСП в структуре ядра. Рассмотрим архитектуру ядра процессора. В ядро входят устройства обработки команд , формирователи потоков данных, два файла регистров данных и 8 вычислителей. Обработка команды, включает следующие фазы обращение к командному слову ( вызов команды, распаковка длинного командного слова и декодирование отдельных команд. Из памяти данных вызываются данные, образующие два потока, записываемые в два файла регистров Аи В. Каждый включает 16 регистров по 32 разряда. Кроме того, имеются устройство управления и обработки прерываний. Вычислительные устройства выполняют следующие операции
    L - 32/40 разрядное сложение / вычитание и сравнение, логические операции
    96
    Глава 7. Цифровые процессоры фирмы Texas Instruments Память г г Память Вызов команды Распаковка командного слова Декодирование команд Поток данных I Поток данных 2 Файл RG1 Файл RG2
    L1 Ml
    SI
    D1 D2 М S2 L2 Порт DMA
    RG управления Устройство тестирования Управление прерываниями Последовательный порт О Последовательный порт 1 Таймер 1 Таймер 2 Рис. 7.13. Процессор платформы С
    S - 32/40 разрядные сдвиги, сложение / вычитание, загрузку констант, логические операции, работа с битовыми полями М - целочисленное умножение 16x16;
    D - адресный модуль, производит 32 разрядное сложение вычитание, 32 разрядное сложение/вычитание адресов, обеспечивает передачу данных между регистровыми файлами и памятью, поддерживают циклическую и линейную адресации. Таких наборов устройств имеется два, причем каждый работает со своим файлом регистров. Каждый из регистровых файлов соединен 32 разрядными шинами с диспетчером памяти, который организует одновременную выборку из памяти по 4 шинам до 64 разрядов по 2 адресам. Память дробится на множество файлов, причем каждый байт адресуется отдельно как многопортовая память. Возможно подключение внешнего расширителя ОЗУ через 32 разрядный интерфейс внешней памяти. Два канала прямого доступа к памяти (DMA) могут выполнять функцию аппаратной загрузки программ. Связь с управляющим контроллером осуществляется через 16 разрядный интерфейс ( Хост - порт доступа) ; имеется также два буферизиро- ванных последовательных порта. В состав процессора входят два таймера и ГТИ. Данная платформа реализует переход от аппаратно- ориентированной среды разработки к программным моделям, что
    97
    Сигнальные микропроцессоры делает процесс разработки более простыми быстрым. Среда разработки включает в себя СИ компилятор, оптимизатор ассемблерного кода и отладчик А. ^
    7.9. Процессоры с плавающей точкой фирмы
    Texas Instruments Семейство ЦСП СЗЗх это разрядные процессоры сплаваю- щей точкой, имеют одинаковые ядра и набор периферии. На этих процессорах реализуются различные устройства ЦОС. Они также могут использоваться как микроконтроллеры. Характеристики двух типов процессоров приведены ниже. Процессор
    VC33-120
    VC33-150 Производительность
    120 MFLOPS
    150 MFLOPS Время цикла 9 (не)
    17 13 Число разрядов М = р ОЗУ (слов) К К Память данных память программ ММ
    КЭШ-память
    64 64 Технология КМОП
    0,18 мкм Потребление Меньше 200 мВ Питание
    3,3 В, ядра 1,8 В. Применение процессоров СЗЗх: - цифровая фильтрация, в том числе и адаптивная, корреляция, преобразование Гильберта, спектральный анализ, формирователи и демодуляторы сигналов, кодирующие и декодирующие устройства, ФАПЧ, обработка речи и др. Упрощенная схема ЦСП СЗЗх показана на рис. 7.14 Контроллер реализует команды сброса, прерываний и блокировки ветвлений. Ядро процессора разрядное с плавающей точкой. Действия проводятся как с фиксированной точкой 16/32 разряда, таки с плавающей 32/40 разрядов.
    98
    Глава 7. Цифровые процессоры фирмы Texas Instruments
    МС/МР - микроЭВМ цифровой сигнальный процессор В состав процессора, кроме ядра, входят управляющий контроллер, две памяти данных , память программ и КЭШ память для хранения часто повторяющихся частей программы, уменьшая обращение к внешней памяти, и периферия, включающая порты ПДП, 2 таймера, 2 последовательных порта, 2 таймера, параллельные порты (16Мх32), загрузчик программ и генератор тактовых импульсов с возможностью умножения частоты враз. Работа ЦСП организована по 4 ступенчатому конвейеру. Основные операции конвейера выборка команды, декодирование команды, чтение команды и выполнение. Ядро ЦСП (см. рис. 7.15) включает вычислители, формирователи адресов и устройство управления программой. Имеются умножитель операндов с плавающей точкой (32x32) разряда, АЛУ и сдвигатель, выполняющие операции параллельно. Результаты хранятся в восьмиразрядных регистрах повышенной точности, причем 32 разряда содержат мантиссу, а 8 - порядок. Эти регистры являются как приемниками, таки источниками для любой арифметической операции. Наличие регистров повышенной точности позволяет производить вычисления без сохранения промежуточного результата в ОЗУ. В состав ядра входят два арифметических блока
    (ARAU). Они вычисляют два 24 разрядных адреса, которые доступны через 8 дополнительных регистров (AR0-AR7). Дополнительные арифметические блоки выполняют следующие операции
    99
    Сигнальные микропроцессоры Рис. 7.15. Ядро процессора СЗОх
    1. Декремент и инкремент адресов, в том числе и с шагом, отличным от 1 с использованием индексных регистров IRO, IR1.
    2. Циклическую адресацию при использовании кольцевых буферов. Бит-реверсную адресацию.
    ARAU - вычислители адресов, инкремент-декремент адреса. Изменение адреса с шагом больше единицы, кольцевая адресация бит-реверс - быстрое преобразование Фурье. Системные регистры осуществляют управление программой. За инструкцию проводится пересылка двух операндов и одной команды. Представление чисел с плавающей точкой е - поле экспоненты (порядок) - 8 разрядов, s - знак 1 разряд, f - мантисса 23 разрядах х 2
    Л
    е при S = 0.
    1   2   3   4   5   6   7   8   9   ...   12
    написать администратору сайта